Два дня Клод Opus 5.5 и Кодекс Astra 6 булькали и чавкали, а на третий выдали рейтинг сотни университетов по 49 пунктам критерия, который им задал. Начал с того, что попросил их найти все университеты Калифорнии и стран бывшего СССР, в которых есть курс, аналогичный курсу 6.111 из MIT: лабы по Verilog+FPGA+cобственный проект студента. Затем решил размахнуться пошире и дал ИИшам проработать тему “не все курсы по верилогу одинаковые”.

Как перенести работающую модель из Engee в ПЛИС? Разбираем весь путь: от выбора форматов с фиксированной точкой до генерации Verilog-кода, его проверки и подготовки к синтезу. На примерах регулятора, калькулятора и КИХ-фильтра показываем, какие решения приходится принимать за пределами самой модели и на что обратить внимание при реализации в железе.